Grundschaltungen des JFET - schulnote.de 
Akzeptieren

Unsere Webseite nutzt Cookies. Wenn Sie auf dieser Webseite bleiben, nehmen wir an, dass Sie damit einverstanden sind. Sie können unsere Cookies löschen. Wie das geht, erfahren Sie in unserer Datenschutzerklärung. Mehr erfahren



Impressum | Datenschutzerklärung Startseite








Titel:

Grundschaltungen des JFET


  Note: 2   Klasse: 11









Arbeit: Grundschaltungen des JFETs:

In Analogie zum bipolaren Transistor unterscheidet man auch beim JFET zwischen 3 Grundschaltungen, je nachdem welche Elektrode auf konstantem Potential liegt :

Sourceschaltung = Emitterschaltung
Drainschaltung = Kollektorschaltung
Gateschaltung = Basisschaltung

Der größte Vorteil des FETs gegenüber dem Bipolartransistor liegt bei seinem hohen Einganswiderstand. Es liegt daher eine reine Spannungsteuerung vor.

Die Spannungsverstärkung liegt beim n-Kanal FET bei etwa 100 bis 300. Bei p-Kanal FETs ist sie nur halb so groß. Die Maximalverstärkung von Fets beträgt also nur ungefähr ein Zehntel der Maximalverstärkung von Bipolartransistoren.

Beim linearen Verstärker hat der Feldeffekttransistor die Aufgabe, eine kleine Spannungsänderung am Eingang mit Hilfe der Speisespannung in eine große Stromänderung umzuwandeln. Die Eingangs- und Ausgangsgrößen sollen hierbei in einem möglichst linearen Zusammenhang stehen. Wird eine verstärkte Ausgangsspannung verlangt, so formt ein Widerstand die Stromänderung in eine Spannungsänderung um.



Groß- und Kleinsignalbetrieb:


In der Grundschaltung (Sourceschaltung) nach Bild 1 läßt sich der Strom ID und damit auch die dem Lastwiderstand RD zugeführte Leistung über die Gate-Source-Spannung UGS nahezu leistungslos steuern. Der Großsignalbetrieb mit einer großen Spannungsänderung UGS läßt sich durch die Ersatzschaltung nach Bild 1b beschreiben. Der Gate-Kanal-Übergang wird hier durch zwei diskrete Dioden und einen nichtlinearen Widerstand RDS dargestellt. Eine weitere Möglichkeit das Gleichstromverhalten zu untersuchen, ist die graphische Auswertung im Ausgangskennlinienfeld (Bild 2).



Wie im Ausgangskennlinienfeld ersichtlich ist, sind zwei Widerstandsgeraden für RD=500W und RD=1kW eingetragen. Bei einer kontinuierlichen Veränderung der Spannung UGS bewegt sich der Arbeitspunkt entlang der jeweiligen Widerstandsgeraden und hat für den Fall RD=500W und UGS=-3V die eingetragene Lage. Für UGS=0V ergeben sich die Punkte AEIN . Bei sprunghafter Änderung der Spannung UGS zwischen 0V und einem genügend negativen Wert springt auch der Arbeitspunkt zwischen den Grenzlagen AEIN und AAUS , sodaß ein Schalterbetrieb vorliegt. Sofern der Arbeitspunkt AEIN im „ohmschen“ Teil der ID-UDS-Kennlinien liegt, kann man dem FET einen bestimmten Widerstand RDS EIN zuordnen, sodaß der Strom IDS EIN streng proportional der treibenden Spannung UB ist. Diese Tatsache wird bei der Anwendung als „Analogschalter“ genutzt. Wie die Fortsetzung der Kennlinien im dritten Quadranten zeigt, ist sogar ein Betrieb mit negativer Spannung UB möglich. Dazu muß aber gesagt werden, daß die Gate-Drain-Diode nicht leitend werden darf, das heißt Drain muß positiver sein als Gate.

Für den Kleinsignalbetrieb mit relativ zum Ruhestrom nur kleinen Stromänderungen DID werden die Eigenschaften des FETs beschrieben durch die Steilheit s und den Ausgangswiderstand rDS .



Die Steilheit ist maßgebend dafür, welche Stromänderung sich aufgrund einer Spannungsänderung DUGS ergibt. Die Steuergleichung beschreibt die Wirkung gleichzeitig auftretender Spannungsänderungen DUGS und DUDS auf den Drainstrom.

Innerhalb des gestrichelten Bereiches stellen die Kennlinien nach Bild 2 näherungsweise Geraden durch den Koordinatenursprung dar, deren Steigung über die Spannung UGS kontinuierlich einstellbar ist. Der FET eignet sich in diesem Bereich besonders als VCR ( Voltage Controlled Resistor), also als Spannungsgesteuerter Widerstand.

UGD liegt in diesem Fall auch an R1 an, da der Eingang hochohmig ist, und daher fast kein Strom (vernachlässigbar klein) in den FET fließt.

Man gibt die Spannung UGS’ vor, und läßt über den Spannungsteiler R1, R2 die Spannung UGS von UDS nachziehen (wird UDS klein, verringert sich auch UGD ).








Quelle:




ähnliche Referate PN-Übergang - Halbleiter - Diode
Logikfamilien
Feldeffekttransistor - JFET
Logische Elektronik
Grundschaltungen des JFET



Hier könnt Ihr die DRUCKANSICHT für das Referat öffnen




Tipp:







(c) schulnote.de 2004-2018

MEDIADATEN --- Besucher seit dem 01.09.2006
gesamt: 6825456 - heute: 334 - gestern: 420 - online: 8 - Rekord online: 340 - Rekord Tag: 2801


ID: 5290      Aufrufe seit dem 02.08.2011: 1429